时钟树综合问题

时间：10-02 整理：3721RD 点击：

做后端新手入门，在时钟树综合的时候，设置Clock Tree Synthesis时候选择默认值，但是最后执行的时候却失败了，其中给了warning是Net clk has been synthesized（其中clk为我的时钟信号），是不是说明在开始的时候我对clk进行了设置?我没有对clk进行约束啊，这该怎么解决呢?求大神指点下，谢谢

上一篇：lec/conformal 如何比gated clock和gated data？
下一篇：转载一篇关于“clock skew”的文章

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器