请教一个ALTER ddr2 IP使用问题

时间：10-02 整理：3721RD 点击：

我用一个32MX16的 ddr2芯片
生成的IP local_addr只有23位 LOCAL_DATA宽度64BIT
请问LOCAL_SIZe应该设为几?
访问时，读写地址要不要跳?
我如果不跳作读写时发现数据有覆盖
IP里面读写命令有没有缓存?我以前用XILINX的有缓存，所以LOCAL端可以联系读写，不知这个是不是一样的?

上一篇：請教Xlinix ISE 13.1 的 Test Bench Waveform 問題
下一篇：hsim 能不能像hspice一样用多个处理器仿真

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器