微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 一个四级的Mux,其中第二级信号为关键信号 如何改善timing?

一个四级的Mux,其中第二级信号为关键信号 如何改善timing?

时间:10-02 整理:3721RD 点击:
一个四级的Mux,其中第二级信号为关键信号
如何改善timing?
希望能够有比较详细的答复

帮你顶

把第二级MUX的输入信号,提前到最后一级MUX的输入端。然后调整各级MUX的S端选择条件。不就OK了么?

顶3楼!
关键信号,说明存在关键路径问题,第二级信号挪到最后一级可以减少路径timing。

同意楼上。

四级,可以将第二个信号移动到最后,并改变电路的几结构,将四级变成三级或者两级,这样就能很好的改变电路的时序。

学习了,还没有涉及到关键路径的问题呀

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top