利用Spartan6产生一个250MHz时钟，怎么做比较好

用oddr2是不是好一些?全局时钟不能直接输出吧 ?

用做ADC采样时钟，对时钟的质量要求是很高的，小编要评估下是否可以用fpga产生时钟来实现；spartan6最多只能跑到180MHz左右，250MHz的时钟对spartan6来说太高了。

确实，SPARTAN6就相当于cyclone3等级的片子，跑180M已经比较勉强了，想过200M难度很大。

现在用oddr2做了一版，lvds输出，报出来的时序到时过了，还没要实际测试呢，
主要为测试功能，回头再看测试结果了。

为了测试功能，何必产生一个这么高的时钟?
   
       
       

求问Spartan6的时钟从哪个地方输出?VHDCI的时钟端口么?还是怎样?
另外Spartan6的时钟最高支持1080MHz，做采样时钟应该是可以的