• · 想做IC设计，该怎么安排学习流程11-26
• · 关于求职的问题 请各位慷慨支招 啊11-26
• · FPGA中用posedge CLK 还是negedge CLK来抓信号呢11-26
• · i2s模块的时钟接口11-26
• · 关于分频时钟做时钟11-26
• · 用verilog实现简单的分频，请高手出招。11-26
• · 哪些接口可以热插拔11-26
• · 可以教我如何寫pwm程式的testbench 嗎11-26
• · Quartus综合后仿真怎么实现？不是后仿真？11-26
• · 请教VHDL中的移位函数11-26
• · 求助 verilog 转 Hspice11-26
• · 请关注！请教一下synplify pro的问题！11-26
• · 怎么知道IP CORE是否收费11-26
• · 真心求助数字IC面试应该注意问题11-26
• · fpga 芯片价格查询网站11-26
• · 求助：signal tap采样与实际情况完全不同11-26
• · 在业界，对于跨subchip之间高效异步交互有什么好的方法？11-26
• · 毕设 前端，后端？11-26
• · Xilinx virtex-6系列的FPGA做设计，一般可以跑到多少？400MHz以上有没有人跑过11-26
• · Altera内存问题11-26
• · 关于test_bench11-26
• · 关于DC的report_power -hier问题11-26
• · 关于system generator里面添加microblaze project11-26
• · 关于lvpecl的AC 耦合电阻11-26
• · mig 3.7 ddr2 core数据线宽度问题11-26