微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于DC的report_power -hier问题

关于DC的report_power -hier问题

时间:10-02 整理:3721RD 点击:
最近用DC做功耗分析,发现层次化显示各模块的功耗时,所有字模块所占百分比加起来不等于100%,为什么呢?
而且子模块下面的模块百分比加起来也不等于它上一层所占用的数字。
如A例化了B和C模块,分析显示A贡献4.7%的功耗,B和C分别是1.7和1.0。1.7+1.0≠4.7。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top