• · DC 中设置set_load应该设为多大11-26
• · 不同时钟域的数据采集11-26
• · DC 的ungroup -all 和ungroup -all -flatten的相关问题11-26
• · DC综合是对reset信号的处理11-26
• · 求问：怎样使用design compiler对比两个设计的优劣？11-26
• · 用NC verilog仿真是报错，求助高手11-26
• · ISE综合报告和implement报告资源使用不同11-26
• · 如何比较两个设计的优劣11-26
• · 移动平均滤波器的VHDL实现11-26
• · 如何提高实现的设计的频率11-26
• · 用modelsim仿真疑惑求解11-26
• · 数字设计使用latch到底有什么弊端？11-26
• · 请问大家关于CTS入门方面的知识，刚刚接触11-26
• · DDR2的local_init_done始终为低电平11-26
• · Arria II GX FPGA ddr2控制器问题11-26
• · 大家看看下面的代码有啥问题11-26
• · 刚开始学verilog 写了个uart程序，请教大侠啦；每次都丢最后一位11-26
• · 在FPGA中如何计算CPU执行程序的时间11-26
• · Booth乘法器综合11-26
• · FPGA开发板上的CPLD怎样恢复默认配置？初学菜鸟求助！11-26
• · 关于DC设置set_max_delay 的问题11-26
• · sp.v ps.v 和sys.v11-26
• · synthesis的log裡總是有warning:Operating condition WCCOM set on design ...11-26
• · modelsim中打不开.v文件11-26
• · mig初始化失败11-26