ISE综合报告和implement报告资源使用不同
时间：10-02
整理：3721RD
点击：
使用ISE9.1，由于工程中有使用xilinx的IP，如ram和乘法器，在综合后的design summary中可以看到使用了8个乘法器和几个block ram,但做完implement后却的design summary却看不到这些，只有lut，slices，io等开销，这是什么原因啊，时序仿真也没有问题。
你在哪里看不到了?再详细点
这个很奇怪哦，你换高版本的ISE试试看呢?
synthesis和map的report中就可以看到，synthesis的report中就用乘法器和ram的使用信息，map中就只有luts，slices，io等使用信息了。
你用的乘法器是自己手动写的*之类的呢，还是调用CORE生成的?RAM是用BLOCK RAM呢，还是分面式RAM?ISE的属性选项上做过设置没有?
还有，你的这些乘法器与RAM有输出没?会不会MAP时被优化掉了（一般来说这步应该是在综合时去做的）
RAM是调用core生成的，采用block memory，在ISE属性中都设置了，ram和乘法器都有输出的