微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Booth乘法器综合

Booth乘法器综合

时间:10-02 整理:3721RD 点击:

我在乘法器综合时,综合到一半总是遇到fetal error,然后DC就退出了,不知是什么原因,是软件的问题,计算机的问题,verilog代码的问题,还是脚本文件的问题啊,但是我的代码在Modelsim中是完全没问题的啊

Modelsim一般用于仿真
你在DC综合时,只有‘乘法’出现错误?

是综合乘法器时,到输出面积列表时,发生错误,最终软件退出,具体是哪个模块,我也不清楚。

大家需要看到你fatal前的一些log 信息

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top