• · modelsim破解11-26
• · 循环语句的时序是什么样的呢11-26
• · 滤波器系统时钟问题？11-26
• · 速求服务器配置11-26
• · testbench里面如何显示一个模块的内部reg变量11-26
• · 请教一下，testbench里for循环嵌套无法正确执行11-26
• · altera DDRII Controller 使用11-26
• · 请问一个FPGA中简单双口(SDP)RAM数据位宽的问题，谢谢！11-26
• · 强烈推荐国内大学电子工程相关专业教授C／C＋＋，算法等课程11-26
• · vhdl中 2维数组怎么定义？11-26
• · 请问这段代码风格是不是很差，语法是不是正确11-26
• · check_timing 的问题11-26
• · 请教两个写verilog代码的基本问题（已解决，谢谢）11-26
• · verilog 设计ram11-26
• · timescale unit/precision11-26
• · adv734111-26
• · NCVerilog有系统函数不认识怎么办啊？11-26
• · 赛灵思功耗评估器（便携版）(包括IPhone/IPAD和Android系统)11-26
• · 大家一起来开发8051的IP核把？11-26
• · 目前电子行业从事哪种职业比较好？IC设计还是主板级设计？11-26
• · 帖子回复某一楼不是很方便啊11-26
• · NCVerilog只支持ieee1364-1995怎么办？11-26
• · 请教Modelsim仿真testbench中读二进制文件的方法11-26
• · nios 无法打开以前的workspace11-26
• · 请教代码风格11-26