微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > check_timing 的问题

check_timing 的问题

时间:10-02 整理:3721RD 点击:
dc综合完后,checktiming报告时钟端没有约束,也不是所有的寄存器报,但reporttiming又没有问题,求解

你在什么阶段check_timing的?

checktiming报告时钟端没有约束?
你的时钟设置正确吗?
代码里面是不是时钟驱动的?

check timing 中没有约束的时钟在report_timing时报不出来吧

脚本帖出来看看。

是不是有一些exception设置上去了导致时钟不能达到寄存器。
譬如case analysis, disable timing, false path

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top