微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教代码风格

请教代码风格

时间:10-02 整理:3721RD 点击:
如果我要写个状态机,请问敏感列表里写什么? fsm还是*, 那种风格比较好?
always @ (*)
case (fsm)
    IDLE:   
        if (....)
            fsm_next = .....;
        else
            fsm_next = .....;
    ..................................

endcase

按照verilog-2001的代码风格,组合逻辑,alway的敏感信号列表,都用*号即可。
即: always@(*)
你的这个模块是状态迁移模块,组合逻辑,这样写,没错的!



   不胜感激,呵呵,我的代码风格很差,谢谢指教

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top