微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog 设计ram

verilog 设计ram

时间:10-02 整理:3721RD 点击:
要写一个128*8的ram读写程序,要求ram的初始值都为0,请教大侠们该怎么初始化啊。不会要写128行语句吧?
要可综合啊

for语句



   for语句不可综合呀

谁说for语句不可结合,关键是i这个变量的范围要是定值,结合工具可以展开。
我的代码里面大量的for.

可以综合,就用FOR语句

ram要可综合干啥?
综合出来128×8个DFF,太夸张了吧。

ram不是verilog写出来的

那asic中的ram是怎么得到的?



   那asic中的ram是怎么得到的?

1、直接写,工具把大的综合成RAM。
2、用Vendor提供的工具生成



   1、直接写,工具把大的综合成RAM。
这句话怎么理解?

RAM是厂家给的工具生成的吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top