• · 代码规范11-26
• · 关于源时钟和门控时钟间的相位差的问题11-26
• · Quartus II中综合例化后无元件11-26
• · 在自己的设计中调用Quartusii生成的firIP核，然后在modelsim中进行仿真...求助11-26
• · RFID之读写器中的编码问题11-26
• · 滤波器中的乘法运算设计11-26
• · 哪种FPGA能例化多个DDR2 或DDR3 控制器？11-26
• · 急求高手编程指教11-26
• · spartan 6 oserdes2无输出11-26
• · 数字系统设计11-26
• · 如何把24位数据变为16位数据11-26
• · 有谁了解NETFPGA的信息吗？11-26
• · 请教这个结构的作用11-26
• · quartus的版本问题11-26
• · 主时钟clk的分频信号 能在always中 作为被检测的时钟么？ 下面是我遇到的问题11-26
• · 请教一个小的问题11-26
• · testbench 中for 循环中用= 还是<= ？11-26
• · 时序调整问题11-26
• · XILINX FPGA芯片的速率等级怎么看11-26
• · 关于 verilog 转spice 具体问题 请教11-26
• · debussy的问题11-26
• · 请教一个关于ise注释的问题11-26
• · 求助！VHDL的一个语法错误。11-26
• · 自己做的FPGA板出现的问题11-26
• · quartus 中的powerplay power analyzer中的报告 （confidence metric details）11-26