• · verilog 运算中 溢出检测的问题11-26
• · 请问verilog有这种写法吧？（已解决）11-26
• · 请教modelsim后仿真的问题11-26
• · ISE CMT中PLL移相的问题11-26
• · 向各位牛人请教：ALTERA FPAG 复位信号是高电平好还是低电平好？11-26
• · 关于RAM wrapper？11-26
• · 新手关于综合软件的问题11-26
• · 入门ASIC，求推荐经典书籍11-26
• · 数字IC工程师11-26
• · altera DDRII Controller11-26
• · 菜鸟请教代码问题11-26
• · 怎样比较两个时钟频率11-26
• · 有没有做过matlab生成算法比对文件，和FPGA仿真输出比对的工作呢11-26
• · 文献看的头大了，求解释11-26
• · 大家猜猜这个输出11-26
• · cpld 计数器 从0开始计数记到16停止， 上电之后计数器不工作。11-26
• · 请问怎样选购 xilinx下载线？11-26
• · 请教一个寄存器的spec有点看不懂（已解决）11-26
• · unload regesist and retention11-26
• · verilog 的问题11-26
• · altera的lpm_mult的使用问题11-26
• · 求BT656和BT601标准11-26
• · cell delay11-26
• · 讨论：quartus中verilog例化得问题11-26
• · modelsim除了看波形，还有什么功能？11-26