微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 大家猜猜这个输出

大家猜猜这个输出

时间:10-02 整理:3721RD 点击:
我的verilog不是很好,今天跑了一段代码,看到这么一句话
$display ("test:%h",~(4'b0100));

大家猜猜输出是什么?呵呵,贻笑大方了

什么东西

~(4'b0100) 就是 4'b1011  B嘛,一点都不好笑额...我笑点很高的下次整个好点的来玩
倒是见过有人用make命令,居然把make clean 恶搞为make love

~(4'b0100) 就是 4'b1011  B嘛,一点都不好笑额...我笑点很高的下次整个好点的来玩
倒是见过有人用make命令,居然把make clean 恶搞为make love



   你脑袋里都是什么啊,我只是熟悉一下,~{}的用法而已啊。靠,工科猥琐男

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top