微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE CMT中PLL移相的问题

ISE CMT中PLL移相的问题

时间:10-02 整理:3721RD 点击:
用的spartan6,在ISE12.2的时钟管理中想生成有相位偏移的信号,但设置完,仿真后发现波形没有相位移动,和设成0度相移的波形是完全一样的。不知道是不是哪里设置的不对,高手们帮帮忙,谢谢了!






没有用过这个的,抱歉啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top