微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > unload regesist and retention

unload regesist and retention

时间：10-02 整理：3721RD 点击：

设计中有unload的寄存器，做DC时不想删除（方便Formality）.导致做retention 替换时候，这些寄存器的save端会被固定接到0、1.
有方法不删除寄存器又让这些retention能够被正确连接?
或者删除寄存器后怎么让Formality能够通过?

上一篇：verilog 的问题
下一篇：请教一个寄存器的spec有点看不懂（已解决）

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top