微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > cell delay

cell delay

时间:10-02 整理:3721RD 点击:
cell delay is affected by 0.96RC and input transition time
so i want to reduce the input transition time's affection
  besides  increasing the driving cell's drving capability reduce the transition time
  any other methods?
  wait for your sincerely answers
  pray~

按照PT里面的理论,当前input transition就是上一级cell的output transition, 所以减小该transition就可通过减小上一级cell的output load(fanout和cap)和更靠前一级cell的input transition来达到。
其他方法就不清楚了。



    thanks ~  
    your method depends on reducing the input transition time
    any  other methods?



    给您再说明个情况,我开贴的时候,本来是打算用中文的,切换到中文后,始终输不进去。然后索性就用了英文。
出现这样的情况也很普遍。至于您说您有观点,然后又由于啥啥的不发表,这就是您的不对了。您是在这纯粹的吐槽,还显得很犀利的样子,您了解实情吗?就乱喷

thanks ~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top