微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一下,testbench里for循环嵌套无法正确执行

请教一下,testbench里for循环嵌套无法正确执行

时间:10-02 整理:3721RD 点击:
设计了一个5*5的乘法器,用testbench测试,要求覆盖所有可能input。
module tb_mult5x5();
reg [4:0] InA=0, InB=0;
wire [9:0] Product;
integer clk,fp;

mult5x5
mult(InA,InB, Product);

initial begin

for(InA=0;InA<=5'b11111;InA=InA+1)begin
for(InB=0;InB<=5'b11111;InB=InB+1)begin
#1;
end
end
#5;
$stop;
end

仿真以后,Product的输出全部都是XXXXXXXXX0,然后输入变量InA始终是0,InB在00001到11111之间不断循环。请问这是什么问题?谢谢!

for(InB=0;InB<=5'b11111;InB=InB+1)begin
                 ^^^^^^^^^^ ==> 這個條件永遠成立,會永不停止

initial begin

for(InA=0;InA<=5'b11111;InA=InA+1)begin
for(InB=0;InB<=5'b11111;InB=InB+1)begin
#1;
end
#1;
end
#5;
$stop;
end
改成这样可以吗?

請改這兩行
reg [4:0] InA=0, InB=0; ==> reg [5:0] InA=0, InB=0;
mult(InA,InB, Product);  ==> mult(InA[4:0],InB[4:0], Product);

for(InB=0;InB<=5'b11111;InB=InB+1)begin
InB=InB+1,当InB=11111时,执行InB=InB+1,InB又变为0了,一直在这里循环

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top