微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > sp.v ps.v 和sys.v

sp.v ps.v 和sys.v

时间:10-02 整理:3721RD 点击:
有三个文件,sp.v ps.v 和sys.v 其中sys.v 是把两个独立的模块SP和PS合并到一个可综合的模块中,在QUARTUS II 中编译会出现如图所示的错误,请高手解决,小弟刚学、、、、、、

你应该是在sys.v中加入了module ps();
如果都放在了sys.v中就不需要在工程中加入sp.v和ps.v这两个文件。
如果是例化这两个模块,不需要写Module,
sp  u_sp( .port(xxxx) )就行了



    你说的是,关键是我在sp.v和ps.v中都对端口进行例化了,而且在sys.v中没有加入module ps()和module sp()模块,还是不行,还有别的原因吗,兄台?



    问题解决了,我在顶层模块中加了`include,所以才会出现了那种错误、、、

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top