微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC综合是对reset信号的处理

DC综合是对reset信号的处理

时间:10-02 整理:3721RD 点击:
问题:RTL代码中的always时序块中没有reset复位信号,DC综合后为什么会调用含reset信号线的寄存器cell,而不是去调用没有reset信号线的寄存器?
希望能够做到怎样确保DC遇到上述情况,会采用没有reset信号线的register,有没有相关的命令去控制。
望牛人解答,谢谢!

可能是由于你的TECHNOLOGY LIBRARY中STD CELL不全。比如:某类DFF中,不含有不带RESET PORT的DFF
建议查看下工艺库中同一类DFF的类型是否齐全

没关系在这方面纠结,你的逻辑可能利用有reset的触发器会更好。但是如果你的always没有异步信号,DC不会用异步的触发器的。不过有可能用同步reset的DFF.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top