求助：signal tap采样与实际情况完全不同

求助：本人项目组遇到这个很奇怪的问题
用signal tap采样挂在AHB总线上的GPIO的输出，完全与预想情况相同
而在用安捷伦的逻辑分析仪测出来的情况就完全不一样。根本没有信号
管脚配置什么的绝对不会有错
我们设计过几个想类似输出工程，signal tap都与逻辑分析仪一样，确定逻辑分析仪和开发板的管脚肯定都没有问题
但是那个挂在AHB总线上的GPIO的输出就是不一样。
求助啊！弄了2个礼拜了。完全不知道为什么

引脚锁定没问题吧?signal tap有信号话表明内部是有的，但是到了引脚上没有的话就比完较奇怪，我只有以前再XILINX spartan3上碰到过，是因为加载程序不完整导致的，你检查一下你的加载电路呢，先把你的flash清空，然后用JTAG下载再试试。

引脚肯定没问题什么都试过了。就是那个引脚没有任何输出
但是signal tap采样出来是有值的

先把加载芯片擦除，让其保持空的状态，然后再用JTAG下载测试呢?

照你这么说，像是硬件的问题啊
内部逻辑是好的，外面没有输出；查一下线是不是通的，电阻有没有虚焊吧。

是不是你的ahb总线的输出要想是gpio还需要配置什么的（比如用汇编语言配置成gpio口），你用signaltap抓的是gpio，还是gpio之前的输出?你做的是soc吗?