Quartus综合后仿真怎么实现？不是后仿真？

同问。

使用综合后的网表仿真?

    综合后不就是.vo,.vho,sdo么这不是做后仿真用的么?

也想知道

把mapping后的*.v放入仿真器，然后跟功能仿真一样了
*.v经过综合,已经不是你的RTL级代码了，是netlist。
把这个netlist跑一遍..

不是后仿  只是网表仿真。后仿要加入时序反标文件的。好像是*.sdf吧

7楼正解！

综合后仿真根本没有必要，综合后网表仅包含单元延时，没有布线延时，对于FPGA来说，布线延时要占到总延时的50%以上，因此，综合后仿真没有任何意义

把综合后的*.vo文件中刚开始的包含*.sdo的那句话去掉，直接对.vo文件进行仿真就是综合后仿真，是对网表进行仿真，相当于功能仿真，如果不去掉那个包含延迟文件*.sdo的那句话，仿真必须要加入相应的*.sdo文件，不然会报错，这样就是后仿，综合后仿真和后仿的区别在于是否加入连线延时文件*.sdo进行的仿真。明白了吗?

实际上你设计好了之后，跑完布局布线，如果没有时序问题，结果和你功能仿真是一致的，就可以上板调试了。
个人认为看时序报告和功能仿真足以，后仿真用到的很少。