请Verilog高人指点寄存器的这两行设计代码

请Verilog高人指点寄存器的这两行设计代码
各位高人：
========================
我的代码实际上要实现循环移位的操作，我是这样写的：
reg[1:128] data;
...
data[1:128] <= { data[64:128],data[1:63] };
但在综合的报告中列出了一大串的这样的信息，
FlipFlop state_FFd4 has been replicated 1 time(s)
FlipFlop state_FFd4 has been replicated 1 time(s)
FlipFlop state_FFd4 has been replicated 1 time(s)
FlipFlop state_FFd4 has been replicated 1 time(s)
FlipFlop state_FFd4 has been replicated 1 time(s)
FlipFlop state_FFd4 has been replicated 1 time(s)
FlipFlop state_FFd4 has been replicated 1 time(s)
FlipFlop state_FFd4 has been replicated 1 time(s)
FlipFlop state_FFd3 has been replicated 6 time(s)
FlipFlop state_FFd4 has been replicated 13 time(s)
FlipFlop state_FFd1 has been replicated 5 time(s)
倒不是错误，但是特别多！上面的这一写法不如
new_data[1:128] <= { data[64:128],data[1:63] };
这样的写法，而且综合后的频率还比前面的那一句高。
是不是data[1:128] <= { data[64:128],data[1:63] };这种写法不好?但是经典的a <= a+1;这样的写法呀?
==========================
请高人指教！我不胜感激！
Right here waiting！

请Verilog高人指点寄存器的这两行设计代码
综合工具使用的是什么?

请Verilog高人指点寄存器的这两行设计代码
这应该是一个note级的告警吧?
应该是的触发器扇出太大，软件帮你复制了而已，应该没有问题的。

请Verilog高人指点寄存器的这两行设计代码
对不起我没有交代清楚，我用的是xilinx的ISE6.2,中的XST做的综合！
谢谢两位朋友的支持，应该就是这样的解释，没有什么大的问题！

顶一下

学习了

好，谢谢！

了解了一席

了解了一席

如3楼所讲，只是复制的问题，
但是很好奇小编为什么要用【1:128】?看起来怪怪滴~

xue习了

coding STYL 不好，综合器看的不费劲，人看的费劲