微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > modelsim中仿真的问题

modelsim中仿真的问题

时间:10-02 整理:3721RD 点击:

请问各位,在使用modelsim进行仿真的时候,我的脚本大致如下:
vlib work
vmap work
vlog *.v
vsim -novopt work.testbench
add wave -divider module_name
add wave -noupdate module_name/*
run -all
第一跑脚本的时候,一切正常,第二次跑脚本的时候就提示错误了,错误原因是跑到脚本的run -all的时候出现的。在波形窗口中没有任何的信号被载入
错误信息是:error no design loaded。
然后我跑第三遍脚本,就又正常的了。第四遍又跑出同样的错误,第五遍再正确,周而复始,非常麻烦,请问各位有人遇到过这样的问题吗?

问题补充,如果我不加入run -all这个语句在脚本中,然后执行完一遍脚本后,利用GUI上的run -a
ll图标执行这个语句,那么就一切正常。

同样想看看,问题是怎么解决的

坐等高手讲解,怎么还分单双那?

痛苦中的遇到相同问题的人......

我也不清楚啊,请高手解答

也想知道啊

也想知道啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top