verilog实例化时括号里可以带运算符吗？
时间：10-02
整理：3721RD
点击：
verilog实例化时括号里可以带运算符吗?比如
abc abc_inst(
.a(！m)
);
这样对吗?
abc abc_inst(
.a(！m)
);
这样对吗?
没有人知道吗?这个小问题
可以的
可以的。
但是不推荐，可读性差。
何必呢实例化里面加个运算符就算碰巧可以也不能这么解决设计问题啊~
这样仿真，和综合（FPGA)都没什么问题，但不是好的coding style