Tcl在FPGA开发中的作用讨论

最近正在学习Tcl脚本语言，并且想结合FPGA开发。在QuartusII中Tcl能为project做各种assignment和constraint，还能控制project的compile flow；对于Modelsim，Tcl能为仿真做更多的控制。想请问一下大牛们，在通常的FPGA项目开发中，Tcl还能发挥什么作用?

tcl主要是eda自动执行比较有用
在者就是asic后端对代码和网表操作的时候常用，以提高效率
如果对eda不熟悉最好还是手动执行

谢谢分享！

其实tcl还是挺有用的，我目前只是简单的用来分配FPGA的管脚哎~要学的还有很多啊