• · how to remove undriven cells in design11-26
• · 问下ALTERA器件管脚电压11-26
• · altera器件中引脚MSEL0,MSEL1怎么回事啊？11-26
• · 各位好，刚开始接触fpga，用quartus哪个版本比较好！11-26
• · 大家有没有人做DDS的啊？恳请过来人帮忙指导下。11-26
• · 在ISE中如何对未使用的管脚设置为输入3态？11-26
• · FPGA中非门组成的环形振荡器问题11-26
• · 关于状态机的一点疑问11-26
• · verilog：Unsupported Time variable11-26
• · Verilog语法高手请进。关于例化的一个问题。谢谢了！11-26
• · 熟悉DVI , HDMI，DisplayPort请进11-26
• · 用ELC抽取IO cell的.lib时序模型时，双向端口PAD怎么设置？11-26
• · Quartus II如何约束小频率（大周期）时钟信号11-26
• · 探讨时序分析对FPGA设计的指导作用11-26
• · 如何获得xilinx/altera的pin file11-26
• · 两模块连接后出现信号丢失11-26
• · formality 问题请教11-26
• · 请教时序产生基孔制问题11-26
• · 请教双向口在时序仿真时如何仿真11-26
• · FPGA菜鸟提问，希望指点11-26
• · 门控时钟的上升沿和下降沿11-26
• · NCO产生的时钟可以添加时钟约束吗11-26
• · 晶振输入作内部时钟11-26
• · fpga里面的带时钟时能信号的触发器的门电路结构是什么样的啊？11-26
• · 查询表look up table 用verilog怎么写呢？急！11-26