微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 在ISE中如何对未使用的管脚设置为输入3态?

在ISE中如何对未使用的管脚设置为输入3态?

时间:10-02 整理:3721RD 点击:
在ISE中如何对未使用的管脚设置为输入3态?
在quartus里可以设置的,但在ISE中我不知道如何设置,如果不设置的话,会导致一些不用到外设工作.

布线设定里有吧.记得不太清了.不过一定是可以的.再有就是你可以,直接赋值为Z

在生成bit文件的属性里设置:Unused IOB pins。可以选择 上拉、下拉还是悬空。

生成的是jed文件啊,我也不知道,正在问这个问题了。

选择顶层文件在process面板中选择Generate programming File上点右键选Properties..
在Configuration Option里有个Unused IOB PINs,里面有PULLUP,PULLDONW和FLOAT,可设置不使用PIN脚的状态

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top