FPGA菜鸟提问，希望指点

1。在FPGA中能不能自己布线（因为本人设计中部分需要这样）?
2。在FPGA中三个反相器相连最后是不是会被优化，能否自己写个约束文件之类的来不优化，途径和方法是什么?
3。FPGA中是不是也能写脚本，它对FPGA的作用是什么?
菜鸟提的问题简单，希望各位不要因此而飘过

可以的，不过这是最关键的路径才要自己布置，
2： 可以不被优化掉，有专门语法写的，VHDL和verilog写法不一样，具体我忘记了，你可以查一下 。
3： 可以写的，比如perl，makfile等，这个是批处理文件，一般用用在ASIC中吧，比如leon中有很多

    十分感谢。

1、可以自己布线，但一般没有软件的效果好，你可以试试，通常很繁杂
2、可以通过约束文件或语句防止被优化掉
3、写脚本是把你手动操作软件的一些过程自动化而已

也是刚入门