微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教双向口在时序仿真时如何仿真

请教双向口在时序仿真时如何仿真

时间:10-02 整理:3721RD 点击:
我一直不明白,我用原理图法设计,双向口在时序仿真时,显示的是IO ,初始是高阻,我不明白它既是输入又是输出,怎么定义输入啊,感觉时序仿真的时候quartus应该把io分成in 和out 才对啊,是不是应该在原理图里加个三态双向缓冲门啊。

我不明白时序仿真的时候,定义的双向口的时序,到底算输入还是输出,仿真后输出的时候为什么有时是unknown,是不是和自己定义输入的状态冲突了

我也遇到这样的问题了。

我也遇到这样的问题了,那位大哥99999

以前我修改电路,终于有一次可以在波形文件中看到仿真结果。

顶下

太难了,不清楚啊,学习中。

新手,请指教

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top