请教时序产生基孔制问题

时间：10-02 整理：3721RD 点击：

各位大神，我刚学FPGA，谁能帮哦把这段程序写下，VHDL或verilog都可以。
[attach]401114[/attach]我主要是不知道怎样给三个时序赋值，如图中，SHP,SHD频率和占空比都一样，怎样编出图中的效果?
假设基准频率为40MHZ，SHP,SHD,DATACLK都是10MHZ，谁可以给我写下程序，不胜感激！

上一篇：请教双向口在时序仿真时如何仿真
下一篇：formality 问题请教

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器