熟悉DVI , HDMI，DisplayPort请进

小弟最近开始一个新的项目，负责displayport的系统结构以及链路层的设计。最近一直在看DP SPEC. 和一些相关的东西，对下面几个问题一直搞不懂，请大牛帮忙哈
  1. Vedio timing  format： 规范上面指出  Vedio timing  format是通过读取EDID决定了，EDID里面是关于显示器的分辨率以及宽长比信息。我想知道的是假如一个
      显示器物理分辨率能达到1080P，数据源（Stream Source Data)是720P的，这样显示器是全屏幕显示还是只会在屏幕的中间显示720P的画面。另一个假
      设是数据源是1080P，但显示器只支持720P，这样显示器怎么处理1080P的数据从而可以正常显示。
2. Vedio Colorimetry format: 规范上说 Vedio Colorimetry format也是通过读取EDID决定的。我现在困惑的是我想Vedio Colorimetry format应该是由数据源
     已经定下来的，DP只是一个数据传输工具，显示器显示的应该还是数据源的格式。那为什么是EDID决定呢?
3. 数据源输入时有一个像素时钟Strm_clk输入，链路层有一个Link symbol 时钟(Ls_clk)，数据在两个时钟间传输时会产生一个M和N值，M/N=Ls_clk周期/Strm_clk
     周期。M和N用于之后的时钟数据恢复。不明白M和N怎么产生以及他们具体的作用意义。
     希望有过这方面经验的前辈不吝赐教，谢谢！

1080p不能显示720p的信号，除非显示器的驱动板做了图像转换
显示器显示的都是模拟信号，液晶面板，等离子面板上的像素点最终都是通过模拟电压驱动的。VGA接口也是模拟信号接口。现在用HDMI/DVI接口也只是用于图像数据的传输，这些信号是不能直接驱动显示面板的。
显示面板的驱动是行同步，列同步和模拟偏置电压。