fpga里面的带时钟时能信号的触发器的门电路结构是什么样的啊？

时钟使能可以降低功耗，但是一般在ASIC中用门控时钟，在fpga中尽量避免这种情况

    fpga里面的触发器是带有时钟时能的，综合的时候很多信号也会综合成时钟时能，fpga的时钟时能并不是单独写的门控时钟信号...

触发器自带时钟是能，但是门控时钟需要用FPGA内部的专用器件，xilinx与altera各不一样，最好不要直接拿个信号与时钟做逻辑运算。