微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 两模块连接后出现信号丢失

两模块连接后出现信号丢失

时间:10-02 整理:3721RD 点击:
顶层模块中调用了A,B两模块,A的输出连接上B的输入,但连接以后发现有一个信号无法传递到B模块,这是啥原因呢?

肯定代码有哪儿写错了吧。
贴些关键代码吧。
最好再贴关键波形。

顶层例化A、B两模块时可能漏信号了,再仔细查一下吧

或者AB模块直接连接的wire宽度没有定义?小弟以前就犯过这个错误,哈哈哈

我这个是数据宽度定义太小,计算中溢出导致的

类型,宽度对了吗,一般不会出现这种情况

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top