• · 两段代码为什么综合出来结果会相同？11-26
• · 学习FPGA应该买怎样的开发板？11-26
• · dc综合时对于macro lib的处理11-26
• · 请教DDR2的突发模式。11-26
• · ASIC的前端需要学的东西11-26
• · modelsim se 找不到已经编译好的altera 库11-26
• · 还是模块的问题11-26
• · 现在市场上有无SATA IP Core 卖 (无内容)11-26
• · 怎样用modelsim对system verilog进行仿真？11-26
• · 视频缩放11-26
• · 请问quartus中例化的ram如何在DC中综合出来呢？11-26
• · 寄存器被综合器综合掉了，如何才能避免11-26
• · Spartan3a 使用LVDS问题11-26
• · mc 生成memory model问题11-26
• · D触发器D和CLK同时变化，什么时候能采到数据？什么时候采不到？11-26
• · 请教RAM和DDR2的问题？11-26
• · 菜鸟请教大牛一段代码的问题11-26
• · xilinx FIFO IP核前仿和后仿读数据少了3个，真奇怪！11-26
• · verilog code,2种方式,哪种好？11-26
• · reg 变量 wire变量 always敏感变量不全11-26
• · DC综合“run out of memory"11-26
• · 倡导多提出一些有深度的问题，当然也希望大牛们能对有深度的问题展开深入讨论11-26
• · 初学可编程IC，是选择FPGA还是CPLD？语言是选择VHDL还是Verilog？11-26
• · 帮忙推荐一款FPGA开发板：千兆网+DDR2+USB2.0+音视频+TFT液晶显示+PCI-E（可选）11-26
• · 求助下关于ISE中无法进行后仿真的原因11-26