微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 怎样用modelsim对system verilog进行仿真?

怎样用modelsim对system verilog进行仿真?

时间:10-02 整理:3721RD 点击:
本人在用system verilog进行仿真,使用的是modelsim10.0版本,该版本支持system verilog仿真,但是我按照仿真verilog的方法进行仿真时却不成功,请问应该如何用system verilog进行仿真呢?

首先确定是否是付费版,Altera Modelsim等免费版是不支持的.
其次能否说说怎么不成功?报的什么错?

SV就是V的升级版本,除了增加了很多面向对象的东西,基本类似,也许还是你编写的测试平台有问题,正如楼上所言,最好列举出错误的详细信息,才能让人帮你解决问题。

modelsim只支持sv里面的部分feature,要支持全部的要用questasim

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top