请问quartus中例化的ram如何在DC中综合出来呢？

时间：10-02 整理：3721RD 点击：

一个问题是如何选择foundry提供的ram?因为foundry给的ram信息和altera自带ram的信息可能不一样啊，比如端口个数之类的，而且quartus中会使用到mif或者hex文件用作ram的初始化，但是foundry的应该不会用吧，这样的话怎么选择ram呢?
一个问题是将相应的ram添加到target library之后，DC就自动能识别verilog代码中的ram，并将其综合为相应的foundry的ram吗?

上一篇：寄存器被综合器综合掉了，如何才能避免
下一篇：视频缩放

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器