微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 寄存器被综合器综合掉了,如何才能避免

寄存器被综合器综合掉了,如何才能避免

时间:10-02 整理:3721RD 点击:
一个reg的寄存器,16bit,有些bit被综合器综合掉了,怎么避免这种情况?

可能是没有用的触发器  综合器里面有设置 可以保存没用的触发器

中和悬想里面可以设置的啊

可以尝试在寄存器前添加代码约束:/*keep systhesis*/

设置,在脚本里面设置保留

设置,在脚本里面设置保留

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top