• · 参加2011赛灵思(Xilinx) FPGA最新课程技术研讨会，送16G U盘并参与iPad2抽奖11-26
• · STA，report_timing遇见 no constraint的错误11-26
• · I2C中速率的设置问题11-26
• · 关于ISE综合中的时钟和普通信号问题11-26
• · 求助。关于quartus综合后，出现的时钟建立时间为负的情况11-26
• · TLV320AIC32芯片的配置问题11-26
• · 关于时钟的问题：分频后的时钟可以与原时钟一起用吗？11-26
• · DC安装的问题－－求解！11-26
• · 求助verilog代码--串行数据检测11-26
• · 寻求VCS 能够支持system verilog 的license11-26
• · quartus 综合和布线执行不下去了，各位有没有遇到类似的情况11-26
• · 关于FIR滤波器的问题11-26
• · 关于DDS二进制数据出来后如何让生成图像呢11-26
• · spartan 6 bufio2用法11-26
• · 谁用过射频芯片可以输出350-500MHz 模拟信号？11-26
• · 请教 什么样的时钟才是好的时钟？ 怎样判定时钟信号的好坏？11-26
• · 大家说，DC综合会不会把你的逻辑优化错误11-26
• · always 结构中敏感列表11-26
• · 关于FPGA的AD转换有人做过么？11-26
• · xilin spartan 系列，如何烧写到FPGA上，通过 JTAG11-26
• · verilog 寫I2C (補充波形圖)11-26
• · Modelsim编译Testbench出错了11-26
• · ISE对Modelsim库编译90%处出错，紧急求租11-26
• · 模拟IC从零开始学，路该怎么走！11-26
• · Help！ Synopsys VCS problem11-26