大家说,DC综合会不会把你的逻辑优化错误
时间:10-02
整理:3721RD
点击:
各位使用DC的大虾来说说,DC综合会不会把你的逻辑优化错误。
顺便问大家一个问题,为什么有时候在综合后仿真有的信号会成高阻态?
顺便问大家一个问题,为什么有时候在综合后仿真有的信号会成高阻态?
reg 综合成dff。
错误当然是有可能的,但是一般不会发生的
DC是可以相信的。
要怀疑也是最最最后一个怀疑的。
问一下,什么情况下会把reg综合成dff?
一般出现这种问题,大部分原因都是自己的代码不规范造成的。
检查一下综合过程中的warning和自己的代码风格。
问一下,下面这个先判断a,再让a减1,这种代码有问题吗,谢谢:
always @ (posedge clk or negedge rst_b) begin
……
if (a != 0) begin
a <= a - 1'b1;
end
else ……
程序代码什么的,最麻烦了
