请教什么样的时钟才是好的时钟？怎样判定时钟信号的好坏？

时间：10-02 整理：3721RD 点击：

大家好? 如题：一般用什么参数判断时钟信号的好坏? SoC 芯片对时钟信号有什么要求? SOC芯片可以被设计成不需要外部晶振时钟源的吗? USB控制器模块中的时钟数据恢复模块中有一个参考时钟（是总线上信号时钟的4倍）这个参考时钟有什么要求吗? 为什么是4倍，我们现在的一款SOC芯片中这个4倍时钟是通过pll倍频外部晶振实现的，可以将晶振省略使用内部振荡器提供吗? 我的问题可能有点杂，大家能回答哪个就回答哪个谢谢了啊，欢迎讨论我是菜鸟请多指教。

哈哈你一次问的太多啦

frequency difference（jitter）
clock transition
duty cycle

duty cycle在同时使用上下边沿的时候，有要求

使用内部震荡器也是可以的，只要能满足时钟/数据要求，能正常的收发数据
为什么是4倍，我想应该跟代码设计有关

嘿嘿

请问，如果我有一个OSC振荡器产生的时钟信号精度都受那些因素的影响? jitter 会影响精度吗? 为什么? 怎样检测时钟的精度?

上一篇：大家说，DC综合会不会把你的逻辑优化错误
下一篇：谁用过射频芯片可以输出350-500MHz 模拟信号？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

请教 什么样的时钟才是好的时钟？ 怎样判定时钟信号的好坏？

请教什么样的时钟才是好的时钟？怎样判定时钟信号的好坏？