• · quartus破解后证书问题11-26
• · 求高手帮助，DC-Ultra怎么启动和使用啊？11-26
• · 求高人指点，DC综合后的warning（connected to any nets）怎么去掉？11-26
• · 由光学专业改做FPGA，大白菜求助老鸟们11-26
• · altera新建工程时device的选择11-26
• · 仿真EDK时的问题，请教11-26
• · DFT疑问11-26
• · 求助，有谁用过音频AD芯片PCM1808？11-26
• · 请教，chipscope的ila和vio有什么区别11-26
• · 请问我这个switch的设计是可以实现的吗？11-26
• · .vp文件 仿真问题请教11-26
• · 关于时序与组合逻辑11-26
• · Xilinx管脚约束的问题11-26
• · 自己做了51IP核，但似乎程序启动不了11-26
• · 写好的模块，单独运行时可以正常执行，合在一起运行时就不出现像了，求高手指点。11-26
• · dc中setup中的信息填写11-26
• · RTL图中的加法器11-26
• · verilog语法中的for循环的应用11-26
• · 有偿寻求SATA指点11-26
• · VHDL的建立时间如何在程序中体现11-26
• · ddr系列走线等长的由来？11-26
• · 关于FPGA职业 的一些提问11-26
• · DC的topographical模式，找不到core site11-26
• · 在quartus中，如何将管脚设置成开漏11-26
• · 验证一个模块 去搭建环境的时候怎么去判断哪个用主设备哪个用副设备11-26