Xilinx管脚约束的问题

手上有一块别人做的板子，串口两个端口接入FPGA中，还有另外一块USB的驱动电路也有串口通讯的端口，PCB布线也接到FPGA上的另外两个口上了，现在希望将串口提供给那块USB驱动电路用，请高手指点具体怎么操作啊~开发环境：
           ISE版本       ：13.2
           Synplify版本 ：9.6.2

说得太笼统了。不是太明白