微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC的topographical模式,找不到core site

DC的topographical模式,找不到core site

时间:10-02 整理:3721RD 点击:
用DC的topographical模式,但compile时,报library中没有cell,然后报找不到core site和没有placeable technology leaf cell,不知是由于什么原因造成?由于我们还没做后端,因此,没有floorplan,会不会是在topographical模式下综合,但是没有读入floorplan而导致的?

是不是没有读入technology file? 或者是file中没有定义?

库设置的应该没有问题,所有的库都设置了,只是,在设MW库的时候,会报information,说logical library和physical library中的有些cell有冲突。还发现,在设TLU+时,会报:design is not loaded,然后,说设置的TLU+不能保存,这个也只是information。但用current_design,发现已经设置了design了,所以,不知为什么会报这个info?是不是这个导致找不到core site的?

后来怎么解决的?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top