微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > .vp文件 仿真问题请教

.vp文件 仿真问题请教

时间:10-02 整理:3721RD 点击:
各位,有个问题想请教一下,
如果我要调用一个A.vp(受保护的verilog文件)里的module B,应该如何操作呢!
我目前遇到一个难题,就是:现在在filelist里 使用 -v   /home/**/**/A.vp,包含该A.vp文件,
编译后报错,说 module B没有定义,无法调用,这到底怎么回事呢? 我在文件列表里已经有A.vp文件了!
烦请各位给小弟提提意见,先谢了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top