微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求高人指点,DC综合后的warning(connected to any nets)怎么去掉?

求高人指点,DC综合后的warning(connected to any nets)怎么去掉?

时间:10-02 整理:3721RD 点击:
用DC综合时的warning:
1、port 'A[33]' is not connected to any nets
2、Pin 'B[33]' is connected to logic 0.
这种warning是不是由于我写的RTL代码引起的?   
因为在综合后这种warning的名称已经和RTL中不一样了,也不知道是那个信号引起的,怎样才能找到这个信号?
如何才能去掉这些warning?  
求高人指点,万分谢谢!

一般都是正常的,不用管的

这种警告信息一是你的代码引起的,二是你的系统设计时定义那些端口没有连接,是悬空端口(port),这些警告信息最好不要设置屏蔽,有这些相关警告信息,方便查询你自己设计的模块是否正确与其它模块相连接?



    谢谢您,再问您一下,我能不能知道这些信号是我代码中的那个信号,因为我原来的代码中没有A、B,这样我就不知道应该是不是代码需要修改,谢谢您,期待您的回复。

如果原来的代码设计中没有的端口,出现在你综合后的模块端口上,那就需要仔细检查一下是何原因:
1. 综合设置出错,DC综合工具被迫产生一些端口满足设计要求,比如时钟设置,reset信号综合设置
2. 设计中的代码用到的端口号命名用了保留关键字,综合中被综合工具重新命名。
3. 相关DFT设置不恰当,综合工具在模块上插入了一些新的端口信号
上面只是列举几种出现错误的可能,具体自己仔细检查!



    万分感激~



     In design 'mm', net 'n677' driven by pin 'U958/**logic_0**' has no loads.
再向您请教一下,这句warning是由于什么原因引起的?

一般是由于你生成了些空负载(No loads)的冗余逻辑(redundant logic),建议去掉这部分逻辑
另外提一下,小编的的问题,二楼说的对,这类warnings是综合工具在mapping的时候引起的,某些pins接固定电平(tie high/low)、或者output pins floating是正常的。而最后提到这个warning就是由于冗余逻辑引起的,建议对于all warnings都逐一查看排除



    谢谢您,万分感激~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top