• · 求教：inout 端口的 pad 设置问题！11-26
• · 请有经验的工程师帮我分析一下这个Bug的原因（十分奇怪）11-26
• · 求大虾详细说明下system verilog中#0时延的作用11-26
• · 用modelsim仿真出现的问题11-26
• · 自制pcie板卡，导致电脑启动不了11-26
• · 请教Spartan6多时钟设计11-26
• · AMBA总线与DDR sdram的接口问题11-26
• · FFT-IP求助。11-26
• · 求教，关于数字前端设计的软件~11-26
• · 多个file如何公用参数11-26
• · Virtual Jtag 同步问题11-26
• · nc-verilog 仿真ALTERA IP 遇到问题11-26
• · KEIL调试CORTEX11-26
• · Verilog 与 C 交互的问题11-26
• · 用dc做bottom-up综合，如何得到最后的svf11-26
• · 求解释在dc中如何才最能综合出电路工作的Fmax11-26
• · windows driver for FTDI D2XX.exe11-26
• · wanring求助11-26
• · 数据窗口11-26
• · modelsim仿真ram是提示冲突是什么意思？11-26
• · 如何用synplify综合ALTERA IP11-26
• · 生成bit文件的时候能不能指定文件名呢？11-26
• · 在bash中让屏幕显示的东西同步显示到文件11-26
• · FPGA关于分频时钟信号的约束的请教和讨论11-26
• · 综合or1200写netlist文件时dc会自动退出的问题11-26