微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Verilog 与 C 交互的问题

Verilog 与 C 交互的问题

时间:10-02 整理:3721RD 点击:
现在都是用Verilog做仿真,C语言写验证模型啊,他们之间的交互现在主流的方法是什么?我了解到的有PLI1.0, PLI2.0,SystemVerilog DPI, 不知道那种方法是现在最流行的啊。望经验人士指教!谢谢!

同问!

verilog建议用pli2.0,也就是vpi。
systemverilog建议用dpi


非常感谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top